Matriz Lógica Programable
Con matriz lógica programable (en italiano matriz lógica programable , a menudo abreviado como PLA ), en electrónica digital , indica un dispositivo lógico programable utilizado para implementar circuitos lógicos combinacionales .
Este es el dispositivo lógico programable más simple , diseñado a su vez en la segunda mitad de la década de 1960 , en los laboratorios de Harris Semiconductor , y fabricado a nivel industrial a fines de la década de 1970 . [1]
Estructura
La estructura de un PLA se basa en el hecho de que cualquier función lógica puede describirse mediante sumas de productos lógicos. Un PLA se compone de una matriz de entrada de puertas lógicas AND programables , vinculadas con una serie de OR programables , que pueden complementarse condicionalmente para producir una salida. Esta estructura permite sintetizar un gran número de funciones lógicas en su forma disyuntiva o, en ocasiones, conjuntiva, minimizadas mediante técnicas como el mapa de Karnaugh o el método de Quine-McCluskey .
Los primeros dispositivos PLA que se produjeron implementan circuitos puramente combinacionales , posteriormente se han desarrollado PLA secuenciales , que tienen la misma arquitectura que los anteriores pero están equipados con flip-flops para la sincronización de la señal. [2] La arquitectura de un PLA también incluye líneas de retroalimentación desde la salida hasta la matriz de compuertas AND, que se pueden usar como entradas adicionales. Los PLA en los que la serie de compuertas OR no es programable se denominan lógica de matriz programable (PAL) . [3]
Notas
Bibliografía
- Angelo Geraci, Principios de electrónica de sistemas digitales , Milán, McGraw-Hill Milán, 2003, ISBN 88-386-6107-3 .
Artículos relacionados
Otros proyectos
Wikimedia Commons contiene imágenes u otros archivos en la matriz lógica programable
Enlaces externos
- ( EN ) Introducción a PLA de la Universidad de Maryland , en cs.umd.edu .