Lógica NMOS
La lógica NMOS utiliza transistores de efecto de campo (MOSFET) semiconductores de óxido de metal dopados de tipo N para implementar la lógica y otros circuitos digitales . Los transistores NMOS tienen tres modos de operación: en la zona de interdicción, en la zona del triodo y en la zona de saturación.
Los nMOS están dispuestos en la llamada "red desplegable" (PDN) entre la salida del circuito lógico y el voltaje de entrada negativo , mientras que se coloca una resistencia entre la salida y el voltaje de entrada positivo . El circuito está diseñado para que la salida deseada sea baja y, por lo tanto, la red PDN esté activa, creando así una corriente entre la entrada y la salida.
Consideremos una puerta lógica NOR como ejemplo . Si la entrada A es alta o la entrada B es alta (nivel lógico 1), el transistor MOS respectivo actúa como una resistencia que tiene baja resistencia entre la entrada y la salida, lo que hace que la salida sea baja (nivel lógico 0). Cuando tanto A como B están altos, ambos transistores conducen y crean una ruta de resistencia aún más baja. La única vez que la salida es alta es cuando ambos transistores están apagados, lo que sucede cuando tanto A como B están bajos.
Tabla de verdad de una puerta NOR:
| A | B. | A NI B |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |
Aunque la lógica NMOS es simple de diseñar y construir (un MOSFET puede funcionar como una resistencia , por lo que todo el circuito puede estar formado por MOSFET), tiene algunos problemas. Lo peor es que cuando la parte desplegable del circuito está activa, fluye una corriente continua a través del circuito, lo que conduce a la disipación de energía.
Además, los circuitos NMOS tardan en cambiar de bajo a alto; cuando ocurre la transición de alto a bajo, los transistores ofrecen baja resistencia y la carga capacitiva en la salida se disipa muy rápidamente. La resistencia entre la salida y la entrada de voltaje positivo, por otro lado, es mucho mayor, lo que provoca un intervalo de tiempo más largo para la conmutación baja-alta. Para sortear el problema puedes usar una resistencia con menos resistencia, pero generaría una mayor disipación de potencia a cambio de una mayor velocidad.
Además, las entradas lógicas asimétricas hacen que los circuitos NMOS sean susceptibles al ruido .
Estas desventajas explican por qué la lógica NMOS fue reemplazada por la lógica CMOS en los circuitos digitales de baja potencia y alta velocidad, como los microprocesadores durante la década de 1980 .
Otros proyectos
Wikimedia Commons contiene imágenes u otros archivos en Logica NMOS
